Nagy dobásra készül a TSMC: olcsóbbak és gyorsabbak lehetnek a jövő chipjei

Jelentős áttörésre készülhet a világ legnagyobb félvezetőgyártója, a TSMC. Iparági források szerint a vállalat egy teljesen új chipcsomagolási technológián dolgozik, amely nemcsak a gyártási költségeket csökkentheti, hanem a teljesítményt is növelheti az elkövetkező évek mesterséges intelligenciára és nagy számítási teljesítményre épülő processzorainál.

Az új eljárás neve CoPoS, ami a Chip-on-Panel-on-Structure rövidítése. A technológia egyik érdekessége, hogy üveget használ ideiglenes hordozóként, amely később a végleges szerkezet részévé válik. A háromrétegű kialakítás hatékonyabb adatátvitelt, jobb energiahatékonyságot és kedvezőbb gyártási költségeket ígér a jelenlegi megoldásokhoz képest. A TSMC várhatóan 2028 végén indíthatja el a CoPoS tömeggyártását, elsőként pedig az NVIDIA következő generációs, Feynman kódnevű AI-gyorsítója profitálhat az új csomagolási technológiából. Ez nem véletlen, hiszen a CoPoS elsősorban a mesterséges intelligencia és a nagy teljesítményű számítási feladatok számára készülő lapkáknál jelenthet előnyt, ahol egyre nagyobb kihívást jelent a különböző chipek közötti kommunikáció és a hőtermelés kezelése.

Az elmúlt években a chipgyártók számára legalább olyan fontossá vált a csomagolási technológia fejlődése, mint maga a gyártástechnológia. A modern AI-processzorok már több különálló lapkából állnak, amelyek teljesítményét jelentősen befolyásolja, hogy milyen gyorsan és hatékonyan képesek egymással kommunikálni. A CoPoS éppen ezen a területen kínálhat előrelépést. Amennyiben a technológia beváltja a hozzá fűzött reményeket, a TSMC tovább növelheti előnyét a félvezetőpiacon, miközben az olyan riválisoknak, mint a Samsung vagy az Intel, új alternatívákat kell majd kidolgozniuk a versenyképesség megőrzése érdekében.